Relatório de Práticas em Sistemas Digitais - Laboratório 05

Lucca Dultra, João Vital, Danye, Franksteps
Departamento de Computação (DCOMP)
Universidade Federal de Sergipe (UFS)
São Cristóvão, Brasil

***Resumo*—Este relatório descreve as atividades do Laboratório 05, que introduz a simulação de circuitos utilizando o simulador NGSpice em conjunto com uma biblioteca de células comerciais padrão (Nangate FreePDK45 em 45nm). O estudo avalia a relação entre as dimensões físicas das células lógicas e seus impactos no desempenho e na dissipação de potência dinâmica. Através da síntese de um Multiplexador 2:1, analisa-se como o escalonamento do *drive strength* (X1 para X2) influencia os picos de corrente no chaveamento capacitivo. Além disso, discute-se teoricamente a vantagem térmica e em área das células complexas (AOI) em relação às portas discretas equivalentes.**

***Index Terms*—NGSpice, CMOS, Nangate 45nm, Consumo Dinâmico, Multiplexador, Células Padrão.**

I. Introdução Teórica

Nos fluxos modernos de projeto em microeletrônica, circuitos digitais complexos raramente são construídos desenhando-se transistores individuais. Ao invés disso, os engenheiros utilizam as *Standard Cell Libraries* (Bibliotecas de Células Padrão). Estas bibliotecas fornecem portas lógicas pré-caracterizadas em diferentes dimensões e forças de condução (*drive strengths*, como X1, X2, X4).

Embora células maiores possam carregar redes capacitivas mais rapidamente e reduzir o tempo de transição de um sinal, elas não são isentas de custos. O escalonamento da dimensão do transistor aumenta as áreas de difusão e porta, o que eleva a capacitância parasita intrínseca do dispositivo. Como o consumo dinâmico na tecnologia CMOS está diretamente atrelado à carga e descarga dessas capacitâncias parasitas, circuitos mais robustos energeticamente dissipam mais potência térmica e exigem picos de corrente mais elevados, evidenciando o constante compromisso (*trade-off*) no design de circuitos integrados.

II. Materiais Utilizados

- Simulador de circuitos NGSpice.
- Design Kit Preditivo da NCSU para 45nm (FreePDK45).
- Biblioteca de células padrão da Nangate para o FreePDK45 (Tensão de alimentação $V_{DD} = 1.1$V).

III. Descrição das Atividades e Resultados

A. Ambientação com a Sintaxe da Biblioteca (Ativ. 00 e 01)

A prática inicial consistiu em executar *netlists* pré-configuradas no NGSpice para testar portas inversoras. Ao simular inversores com capacidades geométricas diferentes (`INV_X1`, `INV_X2` e `INV_X4`), verificou-se no gráfico transiente que as saídas apresentam comportamentos distintos em relação ao atraso (Fig. 1).

Esse fenômeno ocorre porque células com maiores dimensões (como a X4) possuem canais mais largos, o que reduz drasticamente a resistência de condução dos transistores em comparação às células menores (X1). Essa menor resistência permite fornecer mais corrente em menos tempo, tornando o chaveamento (tempos de subida e descida) muito mais íngreme e rápido.




Figura 1. Resposta transiente demonstrando as diferentes transições de inversores X1, X2 e X4.

B. Circuito Multiplexador e Simulação (Atividade 02)

Avançando no uso da biblioteca Nangate, foi descrito o arquivo `mux.sp` implementando um Multiplexador 2:1 composto por uma porta `INV_X1`, duas portas `AND2_X1` e uma porta `OR2_X1`, possuindo um capacitor de carga de 10fF em série com a saída.

Para extrair os fenômenos operacionais, os sinais de entrada de dados foram fixados em lógica antagônica (IN2 $=$ 1 e IN1 $=$ 0), e o sinal de Seleção (SEL) foi configurado como um gerador de pulso oscilando a uma frequência de 50 MHz (período de 20 ns). Na Figura 2, observa-se a correta seleção do circuito, e constata-se a geração pontual de picos de

corrente ocorrendo estritamente durante os instantes em que o seletor comuta.




Figura 2. Sinais de entrada, resposta lógica do MUX na saída e os picos de corrente instantânea para a tecnologia X1.

C. Análise de Potência e Escalonamento Geométrico

Através dos comandos de medição (comando `meas`) do próprio NGSpice, foi extraída a corrente média exata fornecida pela fonte no intervalo da simulação de um período (de 0 a 20 ns). A potência dissipada dinamicamente foi obtida pela equação $P = V_{DD} \cdot I_{med}$.

Na primeira execução, utilizando unicamente células de dimensão **1X**, obteve-se:

- **Corrente média (I_{med1X}):** $3,91\mu A$
- **Potência Dissipada:** $P = 1.1\text{V} \times 3,91\mu A \approx 4,30\mu W$

Em seguida, os parâmetros do arquivo foram alterados para que todas as instâncias utilizassem células de dimensão **2X** (`INV_X2`, `AND2_X2`, `OR2_X2`). O novo teste acusou um aumento expressivo no consumo (Fig. 3):

- **Corrente média (I_{med2X}):** $9,77\mu A$
- **Potência Dissipada:** $P = 1.1\text{V} \times 9,77\mu A \approx 10,75\mu W$

O consumo de energia mais que dobrou. Isso ocorreu devido ao fato de que, ao aumentar a dimensão de todas as células para 2X, elevou-se a área de todos os gates (portas) e regiões de difusão internas. Logo, as capacitâncias parasitas intrínsecas a serem carregadas e descarregadas em cada nó intermediário do MUX tornaram-se consideravelmente maiores. Um circuito mais capacitivo exige picos momentâneos de corrente mais altos da fonte para trocar de estado lógico.

D. Células Complexas e Consumo Estático (Hora Trabalho)

Avaliando a documentação da biblioteca Nangate e comparando a célula complexa de arranjo And-Or-Invert




Figura 3. Corrente drenada do circuito utilizando células com capacidade de fornecimento dobrada (X2).

(`AOI21_X1`) com a sua construção discreta feita utilizando um bloco de `AND2_X1`, um `OR2_X1` e um `INV_X1`, observa-se uma discrepância favorável para a célula complexa.

O consumo estático (*Leakage*) da célula integrada `AOI21_X1` é significativamente inferior à soma dos consumos (leakages) independentes das três células primárias operando em conjunto. O motivo da discrepância reside na otimização em nível de silício (leiaute). Numa célula complexa do tipo AOI, os transistores compartilham intensamente poços (wells) e implantes de difusão, minimizando as fronteiras parasitas (junções). Isso não apenas economiza área física valiosa no *die*, como elimina conexões metálicas intermediárias, reduzindo o número total de caminhos (junctions) pelos quais a corrente de fuga pode escapar ao substrato, tornando-a muito mais eficiente que a versão em portas separadas.

IV. Conclusões

O Laboratório 05 evidenciou o impacto das decisões de engenharia num fluxo de projeto baseado em *Standard Cells*. O simulador NGSpice mostrou de modo claro e mensurável que o uso de portas com um maior *drive strength* (força motriz) só deve ser aplicado quando houver estrita necessidade de temporização de cargas pesadas, pois acarreta num forte aumento indesejado na potência dissipada dinamicamente pelo *die*, conforme medido entre as instâncias 1X e 2X do MUX.

Para a síntese de lógica combinacional otimizada, é constatado que projetistas lógicos não devem construir sistemas unicamente com blocos fundamentais simples. Utilizar blocos lógicos complexos encapsulados a nível de manufatura, como as portas AOI, oferece um tremendo benefício termodinâmico, garantindo a mesma tabela verdade teórica com uma resposta

temporal mais homogênea e um consumo estático (fuga de corrente em repouso) brutalmente mitigado pela partilha física das regiões do semicondutor.

REFERÊNCIAS

[1] R. A. L. Reis, *Concepção de Circuitos Integrados*. Porto Alegre: Bookman, 2009.

[2] J. P. Uyemura, *Sistemas digitais: uma abordagem integrada*. São Paulo: Thomson/Pioneira, 2002.

[3] R. Tocci, N. Widmer, and G. Moss, *Sistemas Digitais - Princípios e Aplicações*, 12th ed. São Paulo: Pearson, 2018.